Process for automatic dynamic reloading of data flow processors (DFPs) and units with two- or three-dimensional programmable cell architectures (FPGAs. DPGAs. and the like

Publication number: JP2001510800 (T)

Publication number: JP2001510800 (T)

Publication number: JP2001510800 (T)

Publication number: JP2001510800 (T)

Publication date: JP2001510800 (T)

Publication date: JP20015080 (R)


Publication date: JP20

- European: G06F15/78R; H03K19/177 Application number: JP19980529538T 19971222

Priority number(s): DE19961054846 19961227; WO1997DE02998 19971222

Abstract not available for JP 2001510650 (T) Abstract of corresponding document; US 2006031595 (A1)

in a data-processing method, first result data may ba obtained using a plurality of configurable coarsegranular elements, the first result data may be written into a memory that includes spatially separate first and second memory areas and that is connected via a bus to the plurality of configurable coarsa-granular elements, the first result data may ba subsequently read out from the memory, and the first result data may be subsequently processed using the plurality of configurable coarsa-granular elements. In a first configuration, the first memory area may be configured as a write memory, and the second memory area may be configured as a read memory. Subsequent to writing to and reading from the memory in accordance with the first configuration, the first mamory area may be configured as a read memory, and the second memory area may be configured as a write mamory.



Data supplied from the espacenet database - Worldwide

(19) 日本国特許庁(JP)

(12)特 許 公 報(82)

(11) 特許番号

特許第3961028号 (P3961028)

(45) 発行日 平成19年8月15日(2007.8.15)

(24) 登録日 平成19年5月25日 (2007.5.25)

(51) Int.C1.

F I

HO3K 19/177 (2006.01) GO6F 15/82 (2006.01)

HO3K 19/177 GO6F 15/82 63OZ

請求項の数 6 (全 25 頁)

(73) 特許提者 (21) 出頭番号 特願平10-529538 平成9年12月22日 (1997, 12, 22) ペーアーツェーテー イクスペーペー テ (86) (22) 出願日 クノロジーズ アクチエンゲゼルシャフト (65) 公表番号 特表2001-510650 (P2001-510650A) 平成13年7月31日 (2001.7.31) ドイツ連邦共和国 ミュンヘン ムートマ (43) 公表日 ンシュトラーセ 1 (86) 国際出願番号 PCT/DE1997/002998 (87) 国際公開番号 W01998/029952 (74) 代理人 平成10年7月9日(1998.7.9) 弁理士 矢野 数雌 (87) 国際公開日 平成16年12月3日 (2004.12.3) (74)代理人 審査請求日 弁理士 山崎 利臣 (31) 優先権主張番号 19654846.2 (32) 優先日 平成8年12月27日 (1996, 12, 27) (74) 代理人 弁理士 久野 琢也 (33) 優先権主張国 ドイツ (DE) (74) 代理人 弁護士 ラインハルト・アインゼル 最終頁に続く

政約貝に成り

(54) 【発明の名称】 データフロープロセッサ (DFP) の自動的なダイナミックアンロード方法並びに2次元または 3次元のプログラミング可能なセルストラクチャを有するモジュール (FPGA, DPGA等)

(57) 【特許請求の範囲】

【請求項1】

データ処理ユニットであって、該データ処理ユニットは

コンフィギュレーション化可能なエレメントの2次元または多次元のセル装置と、該セル 装置に割り当てられているコンフィギュレーションデータ送信ユニットとを有しており、 該コンフィギュレーションデータ送信ユニットは

ロードロジック回路として

または

コンフィギュレーションのために使用される内部セルとして

または

<u>コンフィギュレーション信号源として用いられる別の固定的にインプリメントされた機能</u>

ユニットとして

実現されている

形式のものにおいて、

個別のコンフィギュレーション化可能なエレメントまたはその群と前記コンフィギュレー ションデータ送信ユニットとの間の通信ユニットとして、

スイッチング・テーブルが設けられており、該スイッチング・テーブルは

<u> 該コンフィギュレーションデータ送信ユニットからのコンフィギュレーションデータを収</u>容するためのコンフィギュレーションメモリと

制御部と

20

を有しており、該制御部は、

読み出しおよび/または書き込み位置ポインタを、そこで選択され、前記エレメントまた はその群から通報されたイベント

またはこの種

のイベントの組み合わせの

到来に応答して コンフィギュレーションメモリ場所に移動させて、リアルタイムで、コンフィギュレーシ ョン語を前記コンフィギュレーションメモリからコンフィギュレーションすべきエレメン トに伝送して、再コンフィギュレーションが実施されることを可能にするように

構成されている

ことを特徴とするデータ処理ユニット。_

【請求項2】

前記コンフィギュレーションメモリはリングメモリとして形成されている請求項1記載の データ処理ユニット。

【請求項3】

少なくとも、ステータストリガのためのトリガ入力側(トリガ)を備えている前記通信の ためのユニットが設けられている

請求項1または2記載のデータ処理ユニット。

【請求項4】

前記制御部は、トリガパルスに応答するように構成されており、かつ

個々のトリガパルスをマスクアウトするためおよび/または前記通信ユニットがそれに応 答する、到来するトリガパルスの極性を予め定めるための手段が設けられている

請求項1から3までのいずれか1項記載のデータ処理ユニット。

【請求項5】

前記制御部は、所定のコンフィギュレーションされたメモリアドレスを生成するように構 成されているアドレス発生器を有している

請求項1から4までのいずれか1項記載のデータ処理ユニット。

【請求項6】

ロードロジック回路としてまたはコンフィギュレーションのために使用される内部セルと してまたはコンフィギュレーション信号源として用いられる別の固定的にインプリメント された機能ユニットとして実現されているコンフィギュレーションデータ送信ユニットを <u>用いて、コンフィギュレーション化可能なモジュールの</u>セル装置<u>における個別</u>のコンフィ ギュレーション化可能なエレメントまたはその群を再コンフィギュレーションする方法で あって、

コンフィギュレーションデータは前記コンフィギュレーションデータ送信ユニットからス

イッチング・テーブルに送信され、

該スイッチング・テーブルは該コンフィギュレーションデータ送信ユニットからのコンフ ィギュレーションデータを収容するためのコンフィギュレーションメモリと制御部とを有 しており、該制御部は、読み出しおよび/または書き込み位置ポインタをそこで選択され かつ前記エレメントまたはその群から通報されたイベントまたはこの種のイベントの組み 合わせの到来に応答してコンフィギュレーションメモリ場所に移動させるように構成され ておりかつこうして該制御部によって予め定められた、コンフィギュレーションメモリの 場所にてかつ選択されたイベントに応答して、コンフィギュレーションデータが前記コン フィギュレーションメモリから個々のコンフィギュレーション化可能なエレメントまたは その群に伝送される

ことを特徴とする方法。 [発明の詳細な説明]

発明の背景

従来の技術

今日使用されているプログラミング可能なモジュール (DFP=Datenflußprozessoren. FPGA=Field Programmable Gate Arrays) は2つの異なった形式においてプログラミ

ングすることができる:

1. 1回限り、即ちプログラミング後、コンフィギュレーションをもはや変更することは

できない。従って、モジュールのすべてのコンフィギュレーション化されたエレメントは 、使用されている時間間隔全体にわたって同じ機能を実施する。

2.作動中、即ち、コンフィギュレーションは、モジュールの組み込み後、コンフィギュレーションファイルのロードによって、使用のスタート開始時に変更することができる。大抵のモジュール(殊に、FPGAモジュール)は、作動期間中、これ以上は再コンフィギュレーションは行われない。再コンフィギュレーション化可能なモジュールでは、再コンフィギュレーションを行う期間のデータの引き続く処理は大抵は可能ではなくかつ所要時間は著しく大きすぎる。

プログラミング可能なモジュールには、ハードウェアインタフェースによってモジュールのコンフィギュレーションデータがロードされる。この過程は緩慢でかつ大抵、コンフィギュレーションデータがファイルされている外部メモリに対して、制限された帯域幅に基づいて、数百ミリ秒を必要ルにおいて配送されているような麻留の人プログラシングされた機能において使用されるようになる。コンフィギュレーションは、任意の長さの特有の日をしまった。としまった。としまった。としまった。としまった。としまった。としまった。としまった。としまった。としまった。としまった。としまった。としまった。といまっては、可以では、すべての相類のRAMセル、マルチプレクサ、ネットワークのためのエレメントまたはALU(=Arithnetic Logic Unit: プロセッサの中央機能プロック)とすることができる。コンフィギュレーション語によって調整設定されたそのコンフィギュレーション医によって調整設定されたそのコンフィギュレーションを作動の時間期間にわって、性神なる。

問題

現存する方法および手法には一連の問題がある。これらは次のようなものである:

1. DFT (ドイツ連邦共和国特許出願公開第4416881号公報参照)またはFPG Aにおけるコンフィギュレーションを変更しようとするとき、コンフィギュレーションの 非常に小さな部分しか変更すべきでない場合でも、コンフィギュレーションファイル全体 をプログラミングすべきモジュールに伝送することがいつでも必要である。

2. 新しいコンフィギュレーションのロードの期間、モジュールはデータを引き続き処理 できないまたはできたとしても非常に制限されている。

3. モジュール当たりのコンフィギュレーション化可能なエレメントの数がますます夫を くなることによって(殊に、FPGAモジュールにおいて)、これらモジュールのコンフ ィギュレーションファイルは同様にますます大きくなる(この間に、数百キロパイトのデ ータ)。それ故に、大きなモジュールにコンフィギュレーションを行うことは非常に長い 時間がかかりかつこのために実行時間中の再コンフィギュレーション化はしばしば不可能 になりまたはモジュールの動作が妨げられる。

4. 実行時にモジュールを部分コンフィギュレーション化する場合、いつも、中央のロジック・エンティティが利用される。このエンティティを介してすべての再コンフィギュレーション化が管理される。このために、非常に高い交信および同用コストがかかることになる。

発明による改良

本発明によってプログラミング可能なモジュールの再コンマギュレーション化が著しく 高速に可能である。本発明により、プログラミング可能なモジュールの種々様々なコンプ ギュレーションの、実行時でのフレトシブルな利用が可能になり、しかもこの場合プロ グラミング可能なモジュールの動作能力が妨破びられることもないし、停止されることもない。 では、別のコンフィギュレーションデータを伝送する必要なしに、非常に高速に行うこと ができるようになっている。この方法は、あらゆる種類の、コンフィギュレーションだで 能なモジュールのコンフィギュレーションは可能なエレメントに対して、並びにあらゆの 能なモジュールのコンフィギュレーション化可能なエレメントに対して、並びにあらゆの 種類のコンフィギュレーションデータに対して、そジュール内部でこれらがどんな自動の ために定められているかに個関係に、使用することができる。本発明によって、従来のモ

20

ジュールのスタチックな制限を取り除きかつ既存のコンフィギュレーション可能なエレメ ントの利用度の改善を実現することができる。一時メモリを導入することによって、同一 のデータを介して多数の種々様々な機能を実施することができる。詳細および特別な実施 例、並びに本発明のパスシステムの特徴は従属請求項対象である。

発明の説明

発明の概観、要約
プログラミング可能なモジュールには、多数のリングメモリが存在している。それは、独自のアドレス制御部を有しているメモリである。このアドレス制御部は。それがメモリの 終わりに達したとき、その始めにおいて更に作動するので、これによりリングが生じる。 このリングメモリは、書き込みかつ読み出しながら、コンフィギュレーションレジスタ、 即ち、コンフィギュレーションすべきエレメントの、コンフィギュレーションデータを受け け取る回路にアクセスすることができる。この種のリングメモリは所定数のエントリ場有 し、これらエントリは、ドイツ連邦共和国特許出顧公開第4416881号公報に記載されているように、ロードロジックによって、コンフィギュレーションデータ終づードされ る、その際エントリの機成は、そのデータフォーマットがリングメモリに接続されている

更に、読み出し位置ポインタが存在し、これは。リングメモリのエントリの1つを実読み出しエントリとして選択する。読み出し位置ポインタは、リングメモリ内の任意の位置/エントリに対する制御によって移動させることができる。更に、書き込み位置ポインタが存在し、これは。リングメモリのエントリの1つを実書き込みエントリとして選択する。書き込み位置ポインタは、リングメモリ内の任意の位置/エントリに対する制御によって移動させることができる。

コンフィギュレーション化可能な単数または複数のエレメントに相応しかつ有効なコンフ

ィギュレーションの調整設定を実現するように選択されている。

実行時に、このリングメモリを介して、コンフィギュレーション語をコンフィギュレーションまべきエレメントに伝送して、データを中央のロジックによって管理または伝送する 必要なしに、再コンフィギュレーションを実施することができる。複数のリングメモリの 使用によって、数多くのコンフィギュレーション化可能なエレメントを同時に再コンフィ ギュレーション化することができる。

リングメモリはコンフィギュレーション化可能なセルの完全な制御によって複数のコンフィギュレーションモード間で切り替わることができるので、これはスイッチング・テーブルと称される。

発明の詳細な説明

プログラミング可能なモジュールまたはこのモジュールに接続されている外部に、多数の リングメモリが存在している。単数または複数のリングメモリに対応して、これらリング メモリを制御する1つまたは複数の制御部が設けられている。これら制御部は、ドイツ連 邦共和国特計出願公開第4416881号公報に記載されているロードロぎックの部分の ある。リングメモリは、1つまたは多数のコンプィギュレーション化可能なモジュールの コンフィギュレーション化すべきエレメントに対するコンフィギュレーション語を合んで おり、その際コンフィギュレーション化可能なエレメントは、明らかに、機能群のネット ワーク化のためにも用いられかつ従来技術の、バス構造を相互接続するためのクロスパー 同路またはアルチプレクサとすることができる。

リングメモリおよびリングメモリの制御部は、ハードウェアに直接に具体化実現することができるが、またはコンフィギュレーションを行うことができるモジュール(例えばFPGA)の1つまたは複数のコンフィギュレーションを行うことができるセルのコンフィギュレーション化によって新く生じるようにすることもできる。

リングメモリとして、従来技術のリングメモリを使用することができる。殊に、次のような特性を有するリングメモリおよび/または制御部を使用することができる:

1. この特性において、全部のエントリは利用されず、かつリングメモリの読み出しおよび/または書き込み位間ポインタがリングメモリの始めまたは終わりにセットされる位間を指示するための能力を有している特性。これは例えば、命令語(STOP, COTO等

20

30

-)、スタート位置およびストップ位置を記憶するカウンタまたはレジスタによって具体化 実現される。
- 2. リングメモリの、独立したセクションにおける切り離しを可能にしかつリングメモリの制御部を、例えば後で説明するイベントを介して、該制御部がこれらセクションの1つにおいて動作するように調整設定することができる特性。
- 3. 独立したセクションにおけるリングメモリの切り離しを可能にする特性およびそれぞれ1つのセクションにおいて動作する多数の制御部がある。その際、多数の制御部が同じセクションにおいて動作することもできる。このことはアービタ回路によって実現することができる。この場合、若干の処理サイクルが消失する。更に、RAMに代わってレジスタを使用することができる。
- 4. それぞれの制御部は1つまたは複数の読み出し位置ポインタおよび/または1つまた は複数の書き込み位置ポインタを有している。
- 5. これらの位置ポインタは前方向および/または後ろ方向に移動することができる。
- 6. これらの位置ポインタは、1つまたは複数のイベントに基づいて始め、終わりまたは 指定された位置にセットすることができる。
- 7. 制御部はマスクレジスタを有しており、これを用いて、データ語のエントリにより、 多量のすべての可能なイベントから部分量を選択することができる。これら、イベントの 部分量だけがイベントとして制御部に転送されかつ1つまたは複数の位置ポインタの先送 りをトリガする。
- 8. システムクロック内の複数のエントリの処理を可能にするために、本来のシステムクロックの数倍のクロックによって動作する(オーバサンプリング)制御部。
- スイッチング・テーブルの制御は過例のステート・マシーンによって具体化実施される。 1つの従来のリングメモリを必要とする簡単な制御の他に、プログラミング可能なモジュール(殊に、FPG A おまびDPG A (Dynanically Programable Gate Arrays、FPG A の新しいサブダループ)の、本発明において説明されるスイッチング・テーブルの制御を実施または場合により拡張するために、最も好都合には次のような特性を有する制御部が適している:
- 1. 特有な命令語を識別することができる制御部。命令語は標識を有していることによって他とは相異している。即ち、この標識によって制御部は、リングメモリのエントリのデータをデータ解としてではなくて、命令語として鑑別することができる。
- 2. 特有な命令語を実行することができる制御部。殊に、ステート・マシーンのシーケンスを変更するおよび/またはリングメモリのエントリを、データ処理機能によって変更することができるような命令。
- 3. 識別語を識別することができ、かつこの識別語に基づいて内部の一層高速な(オーバ サンプリング)クロックによってリングメモリのその他のエントリを処理する制御部。これは、終わり識別語に達したときまで、またはオーバサンプリング・クロックを制御するクロックの次のクロックサイクルに達したときまで行われる。
- 命令語を用いた制御を必要とするスイッチング・テーブルの有意味な制御に対する命令語 として、特に、直ぐ次に挙げる命令またはこれらの命令の一部が考えられる。位置ポイン タに関する命令語は、その都度、1つまたは複数の読み出し位置ポインタに適用すること ができるが、または1つまたは複数の書き込み位置ポインタに適用することができる。 可能な命令語:
- 1. WAIT命令。

WAIT命令により制御部は、次のイベントまたは次の(また種々異なった)イベントが 到来するまで待つことになる。この状態の間、単数または複数の読み出し/書き込み位置 ポインタが先に送られない。1つまたは複数のイベントが到来すると、単数または複数の 読み出し/書き込み位置ポインタは次のエントリに位置決めされる。

2. SKIP命令。

SKIP命令はリングメモリの、指定された数のエントリを次の2つの方法のいずれかで 飛び越す:

a. SKIP1命令は揃って1つの処理サイクルにおいて実施される。例えばSKIP5 が指定されると、1つの処理サイクルにおいてその時点の読み出し/書き込みエントリか ら5エントリ前(後ろ)に位置するエントリに飛び越される。

b. SKIP2命令は或る数の処理サイクル後に漸く実施される。ここで、例えば、命令 SKIP5は5つの処理サイクル後に漸く実施されるということが考えられる。その際こ こでも、その時点のエントリから、5エントリが前方に飛び越される。即ち、パラメータ (この例では5)はこの方法では2回利用される。

飛び越し方向の指定は、極性の付いた数を使用することによって単数または複数の位置ポ インタの前方向においても、後ろ方向においても終わることができる。

3. SWAP命令。

SWAP命令は、2つの指定されたエントリのデータを相互に交換する。

4. RESET命令。

RESET命令は、単数または複数の読み出し/書き込み位置ポインタをリングメモリ内 の始めおよび/または指定されたエントリ位置にセットする。

5. WAIT-GOTO命令。

WAIT-GOTO命令は、上述したWAIT命令のように、1つまたは複数のイベント を待ちかつそれから、読み出し/書き込み位置ポインタの、定義された開始状態への位置 決めを1つまたは複数の処理サイクル内で実施する。

6. NOP命令。

NOP命令は、動作を実施しない。リングメモリからのデータはコンフィギュレーション を行うべきエレメントに伝送されないし、位置ポインタも変更されない。従ってNOP命 令はエントリを重要でないと特徴付けるが、このエントリは、リングメモリの制御部よっ て応答されかつ評価され、それは1つまたは複数の処理サイクルとして必要である。

7. GOTO命令。

G O T O 命令は1つまたは複数の読み出し/書き込み位置ポインタを指定されたエントリ 位置に位置決めする。

8. MASK命令。

MASK命令は新しいデータ語をマルチプレクサに書き込み、マルチプレクサが種々異な ったイベントを選択する。従って、この命令を用いて、制御部が応答するイベントを変更 することができる。

9. LIBACK命令。

LIBACK命令は、ロードロジックに対する応答を発生する(ドイツ連邦共和国特許出 顕公開第4416881号公報の意味において)。この命令によって、スイッチング・テ ーブルはモジュールの比較的大きな領域のアンロードを行うことができるようになる。し かし殊にそれ自体のアンロードを。

10. 詩み出し/修正/書き込みサイクルをトリガする命令

この命令は別のエントリにある命令またはデータの読み出しを、例えば制御部、ロードロ ジックまたはスイッチングテーブルの外部にあるエレメントによって実施する。これらデ ータはそれから、任意の手法で処理されかつ再び、スイッチング・テーブルのリングメモ リにおける同じ位置または別の位置に書き込まれる。このことは、スイッチング・テーブ ルの処理サイクルの時間区間において行うことができる。その場合この過程は、位置ポイ

リングメモリのエントリの構成は次のフォーマットを有している:

ンタの次の新しい位置決めの前に終了している。 データ データ/命令 ラン/ストップ

第1のビットはエントリを命令またはデータ語として特徴付ける。スイッチング・テーブ ルの制御部は、エントリのデータ部におけるビットチェーンが命令またはコンフィギュレ ーションデータとして扱われるかどうかを判断する。

第2のビットは、制御が即刻、別のイベントが到来することがなくても、次のエントリに よって続行されるべきであるか、または次のイベントが待たれるべきであるかを特徴付け

10

20

る。オーバサンプリングが使用され、かつRUNビットがセットされると、次のエントリ がこのオーバサンプリングクロックを用いて処理される。このことは、エントリがセット されたRUNビットなしに実現される、またはオーバサンプリングクロックレートにおい てシステムクロック内に処理することができるエントリの数に達するまでの間行われる。 オーバサンプリング方法が使用されなければ、通常のシステムクロックおよびセットされ たRUNビットによって先送りが行われる。RUN(ラン)ビットによって特徴付けられ た命令列のシーケンスの期間に到来するイベントが評価されかつトリガ信号がフリップフ ロップに記憶される。制御部はこのフリップフロップを、セットされたRUNビットのな いエントリに達したとき、再び評価する。

エントリの残りは、種類に応じて(データまたは命令)すべての必要な情報を含んでいる ので、その結果制御部はそのタスクを完全に実施することができる。

リングメモリの大きさは用途に応じて具体化実現可能であり、殊にこのことは、リングメ モリが1つまたは複数のコンフィギュレーション化可能なセルのコンフィギュレーション 化によって生じるプログラミング可能なモジュールに対して当てはまる。

その際リングメモリは、コンフィギュレーションを行うべきエレメント、またはコンフィ ギュレーションを行うべきエレメントの群に、選択されたコンフィギュレーション語(リ ングメモリにおける) がコンフィギュレーションを行うべきエレメント、またはコンフィ ギュレーションを行うべきエレメントの群のコンフィギュレーションレジスタにエントリ されるように接続されている。

これにより、コンフィギュレーションを行うべきエレメント、またはコンフィギュレーシ ョンを行うべきエレメントの群の有効でかつ作業能力のあるコンフィギュレーションが生

それぞれのリングメモリは、1つの制御部または複数の制御部を有しており、これらは読 み出し位置ポインタおよび/または書き込み位置ポインタの位置決めを制御する。

制御部は、ドイツ連邦共和国特許出願公開第4416881号公報に記載されている応答 チャネルを用いて、モジュールの別のエレメントにまたはモジュール内で伝送される外部 のイベントによって (例えば割り込み、IOプロトコル等) 応答することができかつこれ ら内部または外部のイベントに対する応答として、読み出し位置ポインタおよび/または 書き込み位置ポインタを別のエントリに動かす。

イベントとして例えば次のものが考えられる:

- 1. 計算装置のクロックサイクル。 2. 内部または外部の割り込み信号。
- 3. モジュール内の別のエレメントのトリガ信号。
- 4. データフローおよび/または命令フローの、或る値との比較。
- 5. 入力/出力イベント。
- 6. カウンタの作動、オーバフロー、新たなセット等。
- 7. 比較の評価。

モジュールに複数のリングメモリがあるのであれば、各リングメモリの制御部は種々異な ったイベントに応答するようにすることができる。

読み出し位置ポインタが新しいエントリに移る度毎に、このエントリに含まれているコン フィギュレーション語が、リングメモリに接続されている1つのコンフィギュレーション 化可能なエレメントまたは複数のコンフィギュレーション化可能なエレメントに伝送され

この伝送は、再コンフィギュレーション化には関係しない、モジュールの部分の動作手法 が考慮されないように行われる。

単数または複数のリングメモリは、モジュール内にあってよいが、外部のインタフェース を介して、外部からモジュールに接続されるようにしてもよい。

その際モジュール当たりに複数の独立したリングメモリも考えられる。これらのリングメ モリはモジュールの1つの区域にまとめることができるが、または効果的な方法で、モジ ュールの面にわたって分配されて配置されている。

50

10

20

コンフィギュレーションデータは、ドイツ連邦共和国特許出願公開第4416881号公 報から公知のようなロードロジックによって、またはモジュールの別の内部セルによって スイッチング・テーブルのメモリにロードされる。その際コンフィギュレーションデータを、ロードロジックによって、またはモジュールの別の内部セルによって同時に複数の種 々異なったスイッチング・テーブルに伝送して、スイッチング・テーブルの同時のロードを可能にすることもできることもできることもできることもできることもできることもできることもできることもできる。

その際コンフィギュレーションデータは、データ処理装置の主メモリ内にあってもよくか つロードロジックに代わって、DMAまたはプロセッサ制御されるデータトランスファの ような公知の方法によって伝送することができる。

ロードロジックによるスイッチング・テーブルのリングメモリのロードの後、スイッチング・テーブルの制御部はスタート状態にセットされ、モジュール全体またはモジュールの部分の有効なコンフィギュレーションを調整設定する。そこでスイッチング・テーブルの制御部は、到来するイベントに対する応答として、読み出し位置ポインタおよび/または書き込み位置ポインタの新たな位置状めを始める。

新しいデータの、1つのスイッチング・テーブルまたは多数のスイッチング・テーブルルのロードを開始するために、制御部球は信号をロードロジックに、ドイツ連邦共和国手門計 脈の開第4416881号公戦の意味において、または新しいデータの、スイッチング・ 原子ンプルのリングメモリへのロードを行いて、またジュールの別の内が部態によって、 になった。とができるが、または外のでは、特有和国等計曲顧第19651075できるが、または外のから(ドイツ連邦共和国等のように)行うことができるが、または外のから(ドイツ連邦共和国等計曲顧第19に)行うことを行う号を 明細書のスート・パック・ユニットの別の内部とルは、この信号を評ました。 のロードは変更されたゼログラム実数でありまって応答し、たのこのコンランをはしていては変更されたではでからによっている場合によってもないでは、 のアータを単数または複数のリングメモリに伝送する。そこでその場合によいで評価にも基づいてデータを送に関与しているリングメモリに伝送する。そこで伝送するの評価に基づいてデータを送きに関与しているサンデータを伝送する必要はない。 ・ もはやモジュール全体のコンフィギュレーションデータを伝送する必要はない。 ・ もはやモジュール全体のコンフィギュレーションデータを伝送する必要はない。

個々のコンフィギュレーション化可能なエレメントまたはその群(以下に機能エレメント と称する)に1つのメモリを接続することができる。このメモリの実現のために従来技術 による多数の方法を使用することができ、殊に、FIFOが適している。機能エレメント によって生成されるデータはメモリに、データパケットが同じ実施すべき演算によって処 理されるまでの間、またはメモリが一杯になるまでの間記憶される。その際スイッチング ・テーブルを介してコンフィギュレーションエレメントが再コンフィギュレーション化さ れ、即ちエレメントの機能は変化する。その際スイッチング・テーブルに対するトリガ信 号として、メモリが一杯であることを指示するフルフラグを用いることができる。データ 畳を任意に決定することができるようにするために、フルフラグの位置がコンフィギュレ ーション化可能であり、即ちメモリは同様に、スイッチング・テーブルによってコンフィ ギュレーションを行うことができる。メモリにおけるデータは、コンフィギュレーション エレメントに導かれかつデータに関する新しい演算が実施される。データは、新しい計算 に対するオペランドである。その際メモリからのデータだけを処理することができ、また は更に、別のデータが外部から(モジュールの外部または別の機能エレメントから)到来 する。データの処理の際、これら(海篁の結果)は後続のコンフィギュレーションエレメ ントに転送することができ、または再度、メモリに書き込むことができる。メモリに対し て書き込むアクセスも読み出すアクセスも可能にするために、メモリは2つのメモリバン クから成っていることができ、これらメモリバンクは交番的に処理されるかまたは同一の メモリに対する別個の読み出しおよび書き込み位置ポインタが存在している。特別な実施 の形態は、複数の、上述したメモリの接続である。これにより、複数の結果を別個のメモ リにファイルしかつ所定の時点で、所定の機能を実施するために、複数のメモリ領域が同 時に1つの機能エレメントの入力側に導かれかつ計算に組み入れられる。

リングメモリのエントリの構成

20

30

40

次に、ドイツ連邦共和国特許出願公開第4416991号公報に記載されているように、データ処理装置に使用されるスイッチング・テーブルのリングメモリへのエントリの可能な構成について説明する。次の表には、命令語の個別ピットに基づいた命令構成が記述されている。

11 CV 3 .				
	ビット番号	名 前	意 味	
	0	データ/命令	エントリをデータ語または 命令語として 特徴付ける	
	1	ラン/ストップ	ランモードまたはストップモードを特徴 付ける	

従って、エントリがデータエントリであれば、ビット番号0は値0を有し、即ち位置2からのビットは次の意味を有している:

	名前	意 昧
2~6	セル番号	ー緒にスイッチングテーブルを使用する、 グループ内のセルの番号を指定する
7~11	コンフィギュレー ションデータ	セル(例えばEALU)を実施すべき機能を 指定する

従って、エントリが命令であれば、ピット番号 0 は値 1 を有し、即ち位置 2 からのビット は次の意味を有している:

ビット番号	名 前	意味
2~6	命令の番号	スイッチング・テーブルの制御によって実 施される命令の番号を指示する
7	書き込み/読み出 し位置ポインタ	命令がリングメモリの書き込みまたは誘み 出し位置ポインタに適用されるべきかどう かを指示する
8~n	データ	命令に応じて、ビット8から命令のため に必要とされるデータが記憶される

次の表には、ここに挙げるそれぞれの命令に対するピット2~6 および8~nの意味が示されている。データ語のピット幅全体は、スイッチング・テーブルが使用される使用のモ 50

20

30

40

50

ジュールに依存している。ビット幅は、命令のために必要なすべてのデータが位置8から

のビットにおいてコード化することができるように、選択すべきである。

命令	ピット	ビット8~n 意 味
WAIT	00 00 0	何回イベントを待つべきかの数
SKIP1	00 00 1	前方に(負であれば後方に)いくつのエン トリを飛び込すべきであるかを指示する優 性の付いた数
SKIP2	00 01 0	SKIP1参照
SWAP	00 01 1	1.エントリ位置、2.エントリ位置
RESET	00 10 0	位置ポインタがセットされるべきエントリ の番号
WAIT- GOTO	00 10 1	何回イベントを待つべきかの数と続いて位 置ポインタがセットされるべきエントリの 番号
NOP	00 11 0	機能なし
GOTO	00 11 1	位置ポインタがセットされるべきエントリ の番号
MASK	01 00 0	マルチプレクサにおいてイベントの選択の ためにエントリされるビットパターン
LLBACK	01 00 1	ロードロジックに対するトリガ信号が生成 される(応答)

A I. II の重コンフィギュレーション化

更に、ALUを制御するために1つまたは複数のスイッチング・テーブルを使用することが考えられる。本発明は、例えば、スイッチング・テーブルがM/F-PLUREGレジスタに接続されるまたはM/F-PLUREGレジスタ全体がスイッチング・テーブルによって置換されるドイツ連邦共和国特許第18651075.9号明細書の改良として利用することができる。

【図面の簡単な説明】

第1図は、リングメモリの基本的な構成を示し、

第2図は、リングメモリの内部構成を表し、

第3図は、選択可能な作業領域を有するリングメモリを示し、

第4回は、リングメモリおよびリングメモリの種々異なったセクションに対する複数の書き込みおよび読み出し位置ポインタを介して作業することができる制御部を示し、

第5回は、が種々様々なセクションにける種々異なった制御部がアクセスするリングメモリを表し、

第6図は、リングメモリと、コンフィギュレーション化可能なエレメントとの接続を示し

第7図は、種々異なったトリガ信号に応答することができるようにするためにロジックを 有する制御部を示し、 a) はトリガパルスに対するマスクの実現を示し、

第8図は、制御部に対するクロック発生器を示し、

第9図は、コンフィギュレーションを行うべきエレメントのコンフィギュレーション化を 可能にするために、制御部と内部セルとの相互接続を示し、

第10図は、リングメモリにファイルされている命令の、制御部による処理を説明し、

第11図は、リングメモリに記憶されているデータの処理を説明し、

第12図は、2つのメモリパンクから成る一時メモリの、コンフィギュレーション化可能な多数のエレメントに対する接続を示し、 $a \sim d$ はデータ処理のシーケンスを示し、

第13図は、別個の書き込み/読み出しポインタを有する一時メモリの、多数のコンフィ ギュレーション化可能な多数のエレメントに対する接続を示し、

第14図は、別個の書き込み/読み出しポインタを有する一時メモリの機能の手法を示し

第15回は、それぞれ2つのメモリパンクから成る2つの一時メモリの、コンフィギュレーション化可能な多数のエレメントに対する接続を示し、 a ~ c はデータ処理のシーケン スを示す。

図面の詳細な説明

第1図には、リングメモリの基本構成が示されている。それは、書き込み位雷ポインタ0 101と読み出し位雷ポインタ0102とから成っている。これらポインタはメモリ10 30にアクセスする。このメモリはRAMまたはレジスタとして実現されていてよい。書き込み/読み出し位雷ポインタを用いて、RAMのアドレス0104が選択される。このアドレスに、選択されたアクセス形式に依存して、入力データを書き込み、またはそこのデータを誘み出すことができる。

図3には、通常のリングメモリの拡張が示されている。この拡張された構成では、書き込み位置ポインタ03112のカウンタ0303および読み出し位置ポインタ03112のカウンタ0303および読み出し位置ポインタ03112のカウンタ0309は1つの低をし下することができるので、メモリのそれぞれのアドレスは直接調整設定することができる。このロード過程は通例のように、カウンタのデータおよびロード入力側を入して行われる。更に、リングメモリの作業領域を内部メモリ0306所定のセクションに制限することができる。このことは、書き込み位置ポインタ0311のカウンタ0303および読み出し位置ポインタ0312のカウンタ0309を制御する内部03、03030のよのこのロジックによって砂出力側はそれに属するコンパレータ(0302、0302、0308)の入力側に導かれる。そこで、それぞれのカウンタの値が、それぞれのデータレジスタ(0301、0307)の値と比較される。データレジスタには、飛び起し位置。即トリングメモリのセクションの終わりが記憶されている。2000値が一致すると、コンパータ(0302、0308)の

20

ンタは、飛び越しの目標アドレスに対するデータレジスタ(0304,0310)から値、即ちリングメモリのセクションの始めをロードする。飛び越し位置に対するデータレジスタ(0301,0307) および飛び越しの目標アドレスに対するデータレジスタ(0301,0307) はロードロジック(ドイツ連邦共和国特許出頭公開第4416881号公報参照)によってロードされる。この拡張によって、リングメモリが内部メモリの全部の領域を使用せず、選択された部分だけを使用することが可能である。更に、このようなおようが決め出し位置ポインタ(0311,0312)を複数個使用する場合、メモリを種々のセクションに分割することができる。

第4図には、複数のセクションに分配されているリングメモリの機成が示されており、その際制御部401はこれらセクションの1つにおいて動作する。制御部は第7図に基づいて詳細に説明する。リングメモリを複数のセクションに分割できるようにするために、その構成が第3図に示されていた、複数の書き込み/読み出し位置ポインタ0402,0408が円される。その際制御部は、それが動作する領域をマルケブレクサ0403を介して選択する。書き込みまたは読み出しアクセスはマルチプレクサ0403を介して選択される。従って、メモリ0404のアドレスは選択された書き込み/読み出し位置ポインタによってアドレッシングされる。

第6図には、リングメモリ0601ねよびコンフィギュレーションエレメント0602と
のその接続が示されている。リングメモリ0601は0604,0605,0606を介 して接続されている。0604を介して問題のセル0607のアドレスが伝送される。線 路0605はリングメモリからコンフィギュレーションデータを伝送する。セル0607 は線0606を介して、再コンフィギュレーション化が可能であるかどうかの応答を伝送 する。リングメモリにファイルされているデータはコンフィギュレーションエレメント 602にエントリされる。このコンフィギュレーションエレメントの602はコンフィギュレーション化可能なエレメント0603のコンフィギュレーションを決定する。コンフィギュレーション化可能なエレメント0603は例えば論理ユニット、ALUから成っていることができる。

第7図には、種々異なったトリガイベントに応答することができる制御部が示されている。その際個々のトリガイベントはマスキング可能であるので、常に、1によって行われる。トリカイイントはマスキング可能であるので、常に、1によって行われる。トリカイスントはマルチプレクサ07の1によって行われる。トリガ信号はなっての4によって記憶される。ANDが一トを介してマスクとして行きも構成することができるマルチプレクサ07の2(第7a回参照)は、できるようとない方にも構成することができるマルチプレクサ07の2(第7a回参照)は、できるようにするために用いられる。フリップフレップを観されているに第8回を用いて説明する。たっなったのようとではなりですシェン07の3にはクロック発生部については第8回を用いて説明する。供給されかつその入力信号に低をして力は一般であり、フリップフロップの70名となり、といかであるためにリセットであるためにリカーのである。との場への列点はスタチックだからである。クロックが常に加わっていて、ステートマシーン07の3はスタチックだからである。クロックが常に加わっていて、ステートマシ

ーンが命令デコーダおよびラン・ビットの状態によって制御される具体化実施も同様に考えられる。

第7 a 図には、トリガ信号のマスキングが示されている。トリガ信号およびA の総路は、A N D ゲート 0 7 0 6 の入力側に接続されている。A N D ゲート 0 7 0 6 の出力側は 0 7 0 7 に O R 結合されていた、出力信号を発生する。

第8図には、ステートマシーンに対するクロック発生のためのロジックが示されている。 8801 において、PLLを用いて別のクロックが発生される。それからマルチプレクサの802を介して、通常でラップクロックかまたはPLL0801のクロックが使用されるかを選択することができる。ORゲート0804には信号 C および B が加わる。信号 C ほ制御郎におけるトリガイベントに基づいて発生される(第7図の0705 参照)。信号 C シ・フラグの機能を有しているので、制御郎はラン・フラグがセットされている場合にトリガパルスに無関係に引き続き動作する。ORゲート0804の出力側はマルチプレクサ 0802の出力によって丸められかつこのようにしてステートマシーンに対するクロックを生成する。

第9図には、制御部0907と、メモリ0901を有するロードロジック0902と、リ ングメモリ0906と、コンフィギュレーション化可能なエレメント0905と、コンフ ィギュレーションエレメント0908と、コンフィギュレーションのために利用される内 部セル 0.9 0.3 との間の接続が示されている。ここで、コンフィギュレーションのために 利用される内部セル0903は、コンフィギュレーション化可能なエレメント0905と 、コンフィギュレーションエレメント0908とを有する通常のセルとして示されている 。リングメモリ0906はコンフィギュレーションエレメント0908に接続されており かつ制御部0907によって制御される。制御部0907は種々異なったトリガパルスに 広答し、その際これらトリガパルスは、コンフィギュレーションのために使用される内部 セル0903から到来する可能性もある。応答チャネル0909を介して、制御部090 7は、トリガイベントに基づいて、新しいデータがリングメモリ0906にロードされる べきであるとき、ロードロジック0902に通報する。この応答の送出に対して付加的に 、制御部0907は更に、信号をマルチプレクサ0904に送出しかつ、ロードロジック 0902からのデータがリングメモリに送出されるのかまたはコンフィギュレーションの ために使用される内部セル0903からデータがリングメモリに送出されるのかを選択す る。ロードロジックによるリングメモリのコンフィギュレーションの他に、リングメモリ を次のように調整設定することができる:コンフィギュレーション化可能なエレメント 0 903は、単独でまたはエレメント群の最後のエレメントとして、リングメモリ0906 に対するエントリを生成するように接続されている。このモードにおいて、マルチプレク サ0904は0903からのデータをリングメモリに通し、一方ロードロジックによるコ ンフィギュレーションではロードロジックからのデータが通し接続される。固定的に具体 化実現されている別の機能ユニットをコンフィギュレーション信号のソースとして用いる ことも勿論者えられる。

第10図には、リングメモリにファイルされている命令の、刺軻都による命令処理が示されている。1001は、次のビット分配を有するリングメモリのメモリを表している。とりト0はデータまたは命令ピットとしてのエントリを特徴付けている。ピット1 はランおよびストップモードを特徴付けている。ピット2~6は命令をコード化する命令括号を表すものである。ピット7 は、読み出し位置ポインタに対する命令または書き込み位置ポインタに対する命令が使用されるかを指示する。命令が位置ポインタに影響を及破さなければ、ピット7 は定義されていない。ピット8~ n には命令のために必要なデータがファイルされる。カウンタ 1004, 1005は、リングメモリに属している書き込み/散み出し位置ポインタを形成する。制御部がトリガゲルスを受信すると、ステートマシーンはパルスを読み出し位置ポインタに送出する。書き込み位置インタは、命令の読み出しルスを読み出しし置ポインタに送出する。書き込み位置なり利用される。近いる変ではなく、データを、ソングメモリにエルりのを保むを受ではなく、データを、ソングメモリにエルりのでいる。

30

ビット0=0)。次に命令デコーダ1002には、ビット2~6およびビット7が加わり、デコード化されかつ結果はステートマシーンに転送される(1024)。ステートマシーンはドの命令が生じているのかを鑑別しかつ相応に切り替わる。

- ◎ 命令スキップピットであれば、ステートマシーン1011はパルスを加算器/減算器1006に送出して、それがマルチプレクサ1003を介して供給される、カウンタ104、1005からのデータに対して、ピット8~nからの命令語のデータを加算または減算するようにする。マルチプレクサ1003はピット7に依存して、書き込み位置ポンタのカウンタ1004または読み出し位置ポインタのカウンタ1005を選択する。テクが加算/強質された後、ステートマシーン1011はゲート1010を活性化しかつ引き受け信号をカウンタ1004、1005に送出する。これにより、選択された位置ポインタは、スキップ命令のデータに指示されている数の位置だけ前方または後方に位置を相示する。
- ◎ GOTO命令の場合、ステートマシーン1011によってゲート1007が活性化され、その結果データはピット7に依存して、書き込みまたは読み出し位置カウンタ1004、1005に流しかつそこで引き受けられる。
- ◎ MASK命令の場合、データはラッチ1008に引く受けられかつそこに記憶される。それからこれらのデータは第7図/第7a図に示されている制御部の接続路Aを介して用意されかつそこで、トリガパルスが引き受けられるべきではないすべてのトリガ入力側をマスクする。
- WAIT命令の場合、データビット中に指示される数だけイベントが待たれる。ステートマシーン1011によってこの命令が記録されると、それは1つのパルスを待ちサイクルカウンタ1010に送出し、このカウンタが子を引き受ける。そこでサイクルカウンタはステートマシーン1011から転送されるイベントの都度、1桁下方に計数する。このカウンタが零まで計数するや否や、キャリーフラグがセットされかつステートマシーン101に送出される(1023)。このキャリーフラグによってステートマシーンはそれ以降3月余辨象所でする。
- WAIT-GOTO命令の場合、待ちイベントの数を指示するデータが待ちサイクルカウンタに引き受けられる。データにおいて指示されているイベントの数に違すると、ステートマシーンはゲート1007を活性化しかつ飛び越し位置に対するデータを選択されたカウンタに転送する。
- SWAP命令は、リングメモリの2つの位置の間で2つのエントリを交換するために用いられる。ラッチ1017に、交換すべき第1のエントリのアドレスが記憶され、ラッチ1018に、交換すべき第2のエントリのアドレスが記憶される。これらのアドレスは書き込み/読み出しポインタのマルチプレクサ1015および1016に転送される。まず、1016を介してエントリ1が選択されかつラッチ1019に記憶され、その後1016を介してエントリリが選択されかつ1020に配憶される。1015を介して書き込みポインタが第1のエントリにセットされかつゲート1022を介してエントリ2のそのに前のデータが記憶される。その後1015を介して書き込みポインタは第2のエントリにセットされかつゲート1022を介してエントリ12のそのにセットされかつゲート1021を介してエントリ1のかつてのデータが記憶される。
- ステートマシーン1011は、1014を介して応答をロードロジック(例えばステート・パック・ユニットを介して、ドイツ連邦共和国特計出願第19651075.9号明細書参照)に送出する。この接続線路を介してステートマシーンは、LLBack命令が記録されるや否や、信号を送出する。
- ◎ ラン・フラグとして用いられるビット1は、第8図に示されている、制御部のクロック生成部に送出される。
- NOP命令はステートマシーンに記録されるが、演算は実施されない。
- 第11図には、リングメモリに記憶されているデータ語処理が示されている。データ語であるので、ビット0は1にセットされている。命令デコーダ1107は、データ語である ことを譲別しかつ再コンフィギュレーション化が可能であるかどうかの質問1106をビット2~6においてアドレス指定されているセルに送出する。質問の送出は、ゲート11

20

30

02の活性化と同時に行われ、これによりセルのアドレスが伝送される。セルは1105を介して再コンフィギュレーション化が可能であるかどうか指示する。可能であれば、コンフィギュレーション化が可能であるかめに、ゲート1103が操作される。再コンフィギュレーション化が可能でなければ、処理は引き続き実行されかつリングメモリにおける次の循環において再コンフィギュレーション化が新たに試行される。このシーケンスを次のように変形することもできる。ステートマシーンはゲート1102および1103を活性化しかつデータをアドレス指定されたセルに伝送する。セルの再コンフィギュレーションが可能であれば、セルは1105を介してデータの受信を確認応答する。再コンフィギュレーションが可能であれば、セルは1105を介してデータの受信を確認応答する。再コンフィギュレーションが可能であけば、セルは2個信号を送出せずかつリングメモリの変の循環においてエンフィギュレーションがすれば、セルは3105を介してデータの受信を確認応答する。再コンフィギュレーションが可能であけば、セルは1105を介してデータの受信を確認応答する。再コンフィギュレーションが可能におけて表している。

第12図には、コンフィギュレーション化可能なエレメント(1201)の群(機能エレメント)(1202)が図示されている。データは入力パス(1204)を介して機能エレメント)(1202)が図示されている。データは入力パス(1204)を介して機能とショントに達しかつ結果は出力パス(1205)を介して先に送られる。その際 互にその都度一方が書き込みメモリまたは読み出しメモリとして動作する。これらメモリの出力には入力パス(1204)に接続されている。全体の回路はスイッチングテーブルに通じスパスを介して(1206)コンフィギュレーション化することができ、その際スペッチングテーブルに対するトリガ信号もスイッチン後テーブルに対するトリガ信号もスイッチン後アーブルに対するトリガ信号もスイッチン後の他に、瞬時的にアクティブな書き込み/被み出しメモリおよびチャポのメモリのメモリ液をが顕整数度される。

第12a図には、外部(1204)、即ち別の機能ユニットまたはモジュールの外部から のデータがどのように機能エレメント(1202)において計算されかつそれから書き込 みメモウ(1210)に書き込まれるかが示されている。

第12 b 図には、第12 a 図の次のステップが示されている。機能エレメント1202 およびメモリ1220,1221 は機能エレメントまたはメモリまたは別のユニットによって発生されたりガに従って1206を介して再コンフィギュレーション化された。書き込みメモリ1210は今や、読み出しメモリ(1220)としてコンフィギュレーション化されておりかつ機能エレメントに対してデータを送出する。結果は響き込みメモリ121に記憶される。

第12 c 図には、第12 b 図の次のステップが示されている。機能エレメント (1202) およびメモリ (1230) は機能エレメントまたはメモリまたは別のユニットによって発生されたトリガに従って1206を介して再コンフィギュレーション化された。 書き込みメモリ1221は今や、読み出しメモリ1230としてコンフィギュレーション化されておりかつ機能エレメントに対するデータを送出する。結果は書き込みメモリ1231に配憶される。この例において、外部 (1204)、即ち別の機能ユニットまたはモジュールの外部から付加的なオペランドが一緒に計算される。

第12 d 図には、第12 c 図の後の次のステップが示されている。機能エレメント(12 02) およびメモリ(12 03, 12 40) は、機能エレメントまたはメモリまたは別のユニットによって発生されたトリガに従って12 06を介して再コンフィギュレーション化された。書き込みメモリ(12 31) は今や、読み出しメモリ(12 40) としてコンフィギュレーション化されておりかつ機能エレメントに対するデータを送出する。結果は出力パス(12 05) を介して転送される。

第13図には、第12図の回路が示されており、その際2つのメモリバンクの代わりに、別個の書き込みポインタおよび読み出しポインタを有するメモリが使用されている(13 01)。

第14回には、第13回のメモリ(1401)が示されている。1402は読み出し位置 ボインタであり、ボインタの前のエントリは既に読み出されているかまたは空いている(1405)。ボインタは空いているボインタを指示する。読み出し位置ボインタの後ろに データ(1406)があり、これらはまだ読み出されなければならない。その後には空い ている空間(1404)があり、よなび既に新しく書き込まれたデータ(1407)が続いている 。曹き込み位置ポインタ(1403)は、空であるかまたは既に読み出された空いている エントリを指示する。メモリは、既述のように、リングメモリとして構成することができ

第15回には、第12回の回路が示されており、その際2つのメモリバンク(1203)は2重に存在している。これにより、複数の結果を記憶しかつその後一緒に処理することができる。

が、c 2 ~。 第 1 5 a 図には、外部(1 2 0 4)、即ち別の機能ユニットまたはモジュールの外部から のデータが、どのように機能エレメント(1 2 0 2)において計算されかつそれからバス 1 5 1 1 まかして審美込みメモり(1 5 1 0)に需要も決まれるかが示されている。

第15 b 図には、第15 a 図の次のステップが示されている。機能エレメント(1202) 1 およびメモリ(1203, 1510, 1520)は、機能エレメントまたはメモリまた は別のユニットによって発生されたトリガに従って1206を介して再コンフィギュレー ション化された。その際外部(1204)、即ち、別の機能ユニットまたはモジュールの 外部からのデータが機能エレメント(1202)において計算されかつそれからパス15 21 か介して書き込みメモり(1520)に書き込まれる。

第15c図には、第15b図の次のステップが示されている。機能エレメント(120k) およびメモリ(1203、1530、1531、1532) は機能エレメント (120ませ)または別のユニットによって発生されたトリガに従って1206を介して再コンフィギュレーション化された。書き込みメモリ(1501、1520) は今や読み出しメモリ (1531、1532) としてコンフィギュレーション化されている。読み出しメモリ (1数のオペランドを同時に機能エレメント(1202) に送出する。その際それぞれの読み出しメモリ (1531、1532) はそれぞれ独立したパスシステム (1534、1535) によって1202に接続されている。結果は1533を介して響き込みメモり (1530) に影破するを介して不能送される。

概念定義

ALU 算術論理ユニット。データの処理のための基本ユニット。このユニットは、加算 、減算、状況によっては乗算、除算、級数展開等のような演算を実施することができる。 その際、ユニットは整数のユニットまたは浮動小数点ユニットして構成されていることが できる。同様にユニットは、AND、ORのような論理演算並びに比較を実施することが できる。

データ語 データ語は任意の長さのピット列から成っている。このピット列は装置に対する処理単位を表している。データ語においてプロセッサ等モジュールに対する命令並びに純然たるデータがコード化される。

DFP ドイツ連邦共和国特許出願公開第4416881号公報に記載のデータフロープロセッサ。

DPGA 従来のダイナミックコンフィギュレーション化可能なFPGA。

Dフリップフロップ クロックの上昇側縁において信号を記憶するメモリエレメント。 EALU 拡張された算術論理ユニット。ドイツ連邦共和国特許出願公開第441688

1号公報に記載のデータ処理装置の作動のために必要とされるまたは効果的である特別機能が拡張されたALU。これは殊にカウンタである。

エレメント 部品として電子モジュールにおいて使用することができる、それ自体独立している、すべての維額の単位に対する集合概念。即ちエレメントには次のものがある:

- の すべての種類のコンフィギュレーション化可能なセル
- ◎ クラスタ
- RAMブロック
- ◎ ロジック
- ◎ 計算ユニット
- ◎ レジスタ
- ◎ マルチプレクサ
- の チップの1/0ピン

10

20

イベント イベントは、ハードウェアエレメントによって用途に適ったいずれかの形式および方法で評価しかつこの評価に対する応動として規定の動作をトリガすることができる。後って、イベントには例えば次のものがある:

- 計算装置のクロックサイクル。
- ◎ 内部または外部の割り込み信号。
- ◎ モジュール内の別のエレメントのトリガ信号。
- ◎ データ流および/または命令流の、或る値との比較。
- 入出カイベント。
- カウンタの始動、オーパフロー、新たなセット等。
- 以較の評価。

フラグ 状態を指示する、レジスタ中のステータスピット。

FPGA プログラミング可能な論理モジュール。従来技術。

ゲート 論理基本機能を実施するトランジスタ群。基本機能は例えば、NAND、NOR、伝送ゲートである。

コンフィギュレーション 論理ユニット、(FPGA) セルまたはPAEの機能およびネット化の調整設定(再コンフィギュレーション化参照)。

コンフィギュレーションメモリ コンフィギュレーションメモリは1つまたは複数のコンフィギュレーション語を含んでいる。

コンフィギュレーション語 コンフィギュレーション語は任歌の長さのピット列から成っている。このピット列は、コンフィギュレーションを行うべきエレメントに対する有効な 調整設定を表しているので、機能するユニットが生じる。

ロードロジック PAEのコンフィギュレーション化および再コンフィギュレーション化 のためのユニット。そのタスクに特有に整合されているマイクロコントローラによって構 成されてる。

ラッチ 信号を普通、ハイレベルの期間にトランスペアレントに転送しかつローレベルの 期間に記憶するメモリエレメント。PAEにおいて部分的に、レベルの機能が正確に反転 しているラッチが使用される。この場合、通例のラッチのクロックの前にインパータが切 り換えられる。

読み出し位置ポインタ FIFOまたはリングメモリ内の読み出しアクセスに対する瞬時 的にその時点のエントリのアドレス。

論理セル DFP、FPGA、DPGAにおいて使用されるコンフィギュレーション化可能なセルで、そのコンフィギュレーションに従って簡単な論理または算術タスクを果たす。

オーバサンプリング 基本クロックの倍数の周波数で、基本クロックと問期してタイミングがとられる。このより高速なクロックは大抵、PLLによって生成される。

PIL 基本クロックに基づいてクロックを選倍するためのユニット (位相関ループ回路)。

PLU PAEのコンフィギュレーション化および再コンフィギュレーション化のための ユニット。そのタスクに特有に整合されているマイクロコントローラによって構成されて る。

リングメモリ メモリの終わりに達し、即ちメモリの始めに位置している独自の書き込み ・読み出し位置ポインタを有するメモリ。これにより、リングの形のエンドレスメモリが 生じる。

RSフリップフロップ リセット・セットフリップフロップ。2つの信号によって切り換えることができるメモリエレメント。

10

30

50

書き込み位置ポインタ FIFOまたはリングメモリ内の書き込みアクセスに対する瞬時的にその時点のエントリのアドレス。

ステートバック・ユニット ステート信号の、PLUに対する応答を制御するユニット。 1つのマルチプレクサと1つのコレクタ開放形パスドライバ回路から成っている。

スイッチング・テーブル スイッチング・テーブルは、制御部によって応答されるリング メモリである。スイッチング・テーブルのエントリは任意のコンフィギュレーション語を 収容することができる。制御部は命令を実施することができる。スイッチング・テーブル はトリガ信号に応答しかつリングメモリにおけるエントリに基づいてコンフィギュレーション化可能なエレメントを再コンフィギュレーション化する (コンフィギュレーション参 駅)。

処理サイクル 処理サイクルは、ユニットが、定義されたおよび/または有効な状態から 次の定義されたおよび/または有効な状態に達するのに必要とする持続時間を記述してい

ステートマシーン 種々様々な状態をとることができるロジック。状態間の移行は種々異なった入力パラメータに依存している。これらマシーンは、複雑な機能を削御するために使用されかの常来技能に対象している。

名前の約束

ユニット 作動形式 マルチプレクサ 否定された信号 PLUレジスタ、見える レジスタ内部 -UNIT
-MODE
-MUX
not-PLUREG
-REG
-sft

10

機能の約束

シフトレジスタ

否定機能!

ī	I	Q
t	0	1
r	1	0

20

UND 機能 6


A	B	Q
0	0	0
0	1	0
1	0	٥
1	1	1


30


OR機能#


A.	В	Q
0	0	0
0	1	1
1	0	1
1	1	1

ゲート機能 G			
EN	В	Q	
0	0	-	
0	1	7	
1	0	9	
1	1	1	











[🛭 1 5] Fig. 15


[⊠ 1 5 a] Fig. 15a






[図 1 5 b] Fig. 15b

[🖾 1 5 c] Fig. 15c





フロントページの続き

(72)発明者 マーティン フォーバッハ

ドイツ連邦共和国 カールスルーエ ハーゲブッテンヴェーク 36

(72)発明者 ローベルト ミュンヒ

ドイツ連邦共和国 カールスルーエ ハーゲブッテンヴェーク 36

審査官 清水 稔

(56)参考文献 特開平08-250685 (JP, A)

後 時前、天野英晴、WASMII:デーク駆励短期御機器をもつMPLD WSMII,電子情報 通信学会論な誌 1994年 4月25日、類177-D-1巻、第4号、p.329-317 末吉敏帆 Reconfigurable Computing Systemの現状と課題、 電子情報通信学会技術的控報告CPSY96-91,1996年12月13日、第98巻、第426号 ,p.111-218

(58)調査した分野(Int.CI., DB名) HO3K 19/177 COGF 15/82